CLIPPEDIMAGE= JP357176738A

PAT-NO: JP357176738A

DOCUMENT-IDENTIFIER: JP 57176738 A

TITLE: CONNECTING STRUCTURE FOR FLIP CHIP

PUBN-DATE: October 30, 1982

INVENTOR - INFORMATION:

NAME

SAKUMA, KUNIO

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP56061792

APPL-DATE: April 23, 1981

INT-CL (IPC): H01L021/60

ABSTRACT:

PURPOSE: To prevent the improper connection caused by a thermal deformation by providing a spacer made of a conductor layer and a resin layer on a substrate to suitably restrict the interval between a substrate and an integrated circuit element when the element is electrically connected to the substrate with a solder bump.

CONSTITUTION: An IC chip 1 having a solder bump 5 and a substrate having a conductor pattern 7 are restricted at a suitable interval by a spacer made of a conductor layer 10 and a resin layer 11. The material of the layer 10 is formed on the same material as the pattern 7 such as, copper, the layer 11 is formed of epoxy or polyurethane solder resist in a thickness of approx.

20μ m. In this manner, the swelling at the center of the solder bump 5 can be suppressed by the operation of an interval control layer. Accordingly, the deformation produced due to the difference of the thermal expansion coefficient between the IC chip and the substrate can be readily absorbed, thereby reducing the improper connection.

COPYRIGHT: (C)1982,JPO&Japio

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57-176738

f) Int. Cl.³H 01 L 21/60

識別記号

庁内整理番号 6819-5F **3**公開 昭和57年(1982)10月30日

発明の数 1 審査請求 未請求

(全 2 頁)

⊗フリップチップ接続構造

图56—61792

②特②出

願 昭56(1981) 4月23日

の発 明

者 佐久間国雄

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

묵

仍代 理 人 弁理士 最上務

男 細 告

発明の名称

フリップチップ接続構造

特許請求の範囲

集積回路案子に設けた半田パンプを用いて集積 回路案子と基板を接続するフリップチップ接続方式において、半田リフロー接続時に基板と集積回 路案子との間隔を適度に規制し、回路の短絡を防止するために、基板に導体層と樹脂層の二層からなるスペーサーを設けたことを特徴とするフリップチップ接続構造。

発明の詳細な説明。

本発明はフリップテップ接続時の集積回路素子 (以下ェロチップという)と基板との間隔規制構 近に関する。

フリップチップ接続方式においては、IOチップに設けられた半田ペンプを基板の対応する電極

に重ね合わせ、半田をリフローさせることにより、エロチップと基板を電気的に接続させているが、この数に半田が流出しすぎてエロチップと基板の間隔が維持できなくなると、エロチップがエッジショートを起こしたりすることになる。

また他の方法として、基板との接続用とは別個に設けた半田ペンプの表面吸力を利用して、関係

持開昭57-176738(2)

規制を行なう方法や、半田 パンプに 領等の芯を形成して間隔 規制を行なう方法 などが用いられている。 しかしこれらは、その半田 パンプ形成にあたり、 かなりの工数がかかるという 欠点を 有している。

本発明はかかる欠点を験去したもので、その目的は、より容易な工数のかからない方法により、 I O チップと基板の間隔を規制し、かつ熱盃に起因する袋統不良を減少させることである。

以下実施例に基づいて本発明を計しく説明する。 第2図は本発明により接続されたエロチップと 基板の断面図である。これに示すように、半中ンパンラを有するエロチップ1と、準体パターン7 を有する工層の、基板上に形成されたスペークにより、速度な関係に規制されている。たる系のであり、また機能に規制されている。こと系の形成であり、また機能をはよっている。 はず中であり、また機能をはないであり、などで形成される20単程度の層である。

図面の簡単な説明

第 1 回は、従来のダム法により接続したフリップ チップの概念図。

第2図は、本発明により接続したフリップチップ

の概念図。

 1 … … I O チップ
 2 … … 保護膜

 5 … … I O 導体
 4 … … 水 リ T 金属

 5 … … 学田パンプ
 6 … … 基 板


 7 … … 導体パターン
 8 … … 予備ハンダ


 9 … … ダ ム
 1 0 … 導体層

 1 1 … 樹脂層

以上

出願人 株式会社散訪蒂工会 代理人 弁理士 极上 務





≯2図